<em id="0s9ur"></em>

<em id="0s9ur"></em>
<div id="0s9ur"><ol id="0s9ur"></ol></div>
<div id="0s9ur"><tr id="0s9ur"><object id="0s9ur"></object></tr></div>

      <dl id="0s9ur"><ins id="0s9ur"><small id="0s9ur"></small></ins></dl>

      如何进行FPGA设计FPGA设计向导资料免费下载

      资料大小: 0.04 MB

      所需积分: 0

      下载次数:

      用户评论: 0条评论,查看

      上传日期: 2018-11-02

      上 传 者: 易水寒他上传的所有资料

      资料介绍

      标签:乘法器(85)pll(221)fpga(7612)

        1.考虑器件的资源,包括LE,ram资源,硬件乘法器,PLL,全局时钟网络等。

        总体来说,对于FPGA设计,资源?#27426;?#35201;留有余量,否则最后的时序收敛会比较困难。我认为使用80%左右是比较合适的。对于资源使用量在95%以上的设计,除了时序收敛,可能还会遇到一些你想不到的问题。

        A. LE是5K到120K。要对设计需要的资源做一个估算,120K,对于大部分的应用,应该是一个很大的数字了。

        B.ram资源为400K-3888Kbit.注意ram块的大小都是9Kbit,?#34892;?#27169;块,比如fifo,?#23548;?#19978;用不到9K的资源。但?#36824;?#20320;用多少,都得占用一个ram(?#34892;?#24773;况下占用0.5个ram)。所以ram的数量是否足够也得考虑。

        C.乘法器的数量 23-288个。注意是18*18bit的乘法器。?#23548;?#20351;用时,要看应用需要的乘法器精度是多少。

        D.PLL的数?#35838;?-4个。每个PLL可以输出5个时钟,一般的设计够用了。如果设计中的时钟很多,就得仔细考虑了。

        E.全局时钟网络为10-20个。一般够用,如果设计中有很多时钟或者很多扇出(fan-out)很大的信号,比如?#27425;?#20449;号,也得仔细考虑。
      ?

      用户评论

      查看全部 条评论

      发表评论请先 , 还没有账号?免费注册

      发表评论

      用户评论
      技术交流、我要发言! 发表评论可获取积分! 请遵守相关规定。
      上传电子资料
      上海快3开奖走势图
      <em id="0s9ur"></em>

      <em id="0s9ur"></em>
      <div id="0s9ur"><ol id="0s9ur"></ol></div>
      <div id="0s9ur"><tr id="0s9ur"><object id="0s9ur"></object></tr></div>

          <dl id="0s9ur"><ins id="0s9ur"><small id="0s9ur"></small></ins></dl>
          <em id="0s9ur"></em>

          <em id="0s9ur"></em>
          <div id="0s9ur"><ol id="0s9ur"></ol></div>
          <div id="0s9ur"><tr id="0s9ur"><object id="0s9ur"></object></tr></div>

              <dl id="0s9ur"><ins id="0s9ur"><small id="0s9ur"></small></ins></dl>