<em id="0s9ur"></em>

<em id="0s9ur"></em>
<div id="0s9ur"><ol id="0s9ur"></ol></div>
<div id="0s9ur"><tr id="0s9ur"><object id="0s9ur"></object></tr></div>

      <dl id="0s9ur"><ins id="0s9ur"><small id="0s9ur"></small></ins></dl>

      如何進行FPGA設計FPGA設計向導資料免費下載

      資料大小: 0.04 MB

      所需積分: 0

      下載次數:

      用戶評論: 0條評論,查看

      上傳日期: 2018-11-02

      上 傳 者: 易水寒他上傳的所有資料

      資料介紹

      標簽:乘法器(85)pll(221)fpga(7612)

        1.考慮器件的資源,包括LE,ram資源,硬件乘法器,PLL,全局時鐘網絡等。

        總體來說,對于FPGA設計,資源一定要留有余量,否則最后的時序收斂會比較困難。我認為使用80%左右是比較合適的。對于資源使用量在95%以上的設計,除了時序收斂,可能還會遇到一些你想不到的問題。

        A. LE是5K到120K。要對設計需要的資源做一個估算,120K,對于大部分的應用,應該是一個很大的數字了。

        B.ram資源為400K-3888Kbit.注意ram塊的大小都是9Kbit,有些模塊,比如fifo,實際上用不到9K的資源。但不管你用多少,都得占用一個ram(有些情況下占用0.5個ram)。所以ram的數量是否足夠也得考慮。

        C.乘法器的數量 23-288個。注意是18*18bit的乘法器。實際使用時,要看應用需要的乘法器精度是多少。

        D.PLL的數量為2-4個。每個PLL可以輸出5個時鐘,一般的設計夠用了。如果設計中的時鐘很多,就得仔細考慮了。

        E.全局時鐘網絡為10-20個。一般夠用,如果設計中有很多時鐘或者很多扇出(fan-out)很大的信號,比如復位信號,也得仔細考慮。
      ?

      用戶評論

      查看全部 條評論

      發表評論請先 , 還沒有賬號?免費注冊

      發表評論

      用戶評論
      技術交流、我要發言! 發表評論可獲取積分! 請遵守相關規定。
      上傳電子資料
      上海快3开奖走势图
      <em id="0s9ur"></em>

      <em id="0s9ur"></em>
      <div id="0s9ur"><ol id="0s9ur"></ol></div>
      <div id="0s9ur"><tr id="0s9ur"><object id="0s9ur"></object></tr></div>

          <dl id="0s9ur"><ins id="0s9ur"><small id="0s9ur"></small></ins></dl>
          <em id="0s9ur"></em>

          <em id="0s9ur"></em>
          <div id="0s9ur"><ol id="0s9ur"></ol></div>
          <div id="0s9ur"><tr id="0s9ur"><object id="0s9ur"></object></tr></div>

              <dl id="0s9ur"><ins id="0s9ur"><small id="0s9ur"></small></ins></dl>